En visning fra RISC-V-topmødet
Der var to meddelelser fra IAR Systems til støtte for etablering af et robust økosystem til RISC-V. Den første var med IP-udbyder, SiFive, for at samarbejde om at bringe de tidligere kompilator- og debuggerværktøjer til den konfigurerbare processorkerne IP.
Integration af værktøjer og IP forventes at understøtte udviklere til at levere produkter og for at øge implementeringen af den åbne, gratis instruktionssæt arkitektur (ISA).
Anders Holmberg, Chief Strategy Officer, IAR Systems, sagde, at målet er at hjælpe udviklere med at øge produktiviteten og fokusere på innovation. "SiFive er førende inden for kommerciel RISC-V core IP, og vores værktøjskæde IAR Embedded Workbench er det mest udbredte værktøjskæde til opbygning af indlejrede applikationer," sagde han. Accentet er på skalerbare, effektive brugerdefinerede silicium- og udviklingsværktøjer til at opfylde beregne arbejdsbyrder.
IAR Embedded Workbench til RISC-V vil være tilgængelig midt i 2019. Værktøjskæden hævder at tilbyde "førende kodekvalitet, størrelse og hastighed" samt en integreret debugger med simulator og hardware fejlsøgning.
Softwareselskabet meddelte også et partnerskab med CPU IP udbyder, Andesbjergene, for at understøtte virksomhedens RISC-V kerner, AndesCore N25 (F) / NX25 (F) og A25 / AX25, i IAR Embedded Workbench til RISC-V. Den første version vil være tilgængelig i midten af 2019. AndeStar V5 instruktion udvidelse og Andes Custom Extension (ACE) instruktion tilpasning kapaciteter vil blive koblet med Workbench at maksimere kodehastighed og minimere kodestørrelse for RISC-V kerner.
Automatisering og real-time computing
Den nyeste version af dens værktøjssuite og en ny EOSC-V-kerne optimeret til Linux og realtids computing blev annonceret af Codasip.
Dets Studio 8 værktøjssuite giver udviklere mulighed for at skrive en højniveau beskrivelse af en processor og automatisk syntetiserer designet (afbilledet).
"Da RISC-V ISA-specifikationen udvikler og tilføjer et stadigt stigende antal valgfrie arkitekturudvidelser, bliver en processormodel, der muliggør både hurtig arkitektonisk udforskning og forenklet oprettelse af let implementerbare RTL, afgørende," bemærkede Chris Jones, vicepræsident for Markedsføring på Codasip. "Hvad der er brug for, er et højtstående processorbeskrivelsessprog optimeret til RISC-V," tilføjede han, introducerede værktøjssuppen.
Processorbeskrivelsen er skrevet i CodAL, et arkitekturbeskrivelsessprog, og derefter syntetiseres designets RTL, testbænk, virtuelle platformsmodeller og software til udvikling af processor software (C / C ++ compiler, debugger, profiler). Metoden reducerer tidsforbruget ved at opretholde et komplet softwareudviklingskit (SDK) ved hjælp af en instruktionsnøjagtig (IA) processormodel i CodAL til Time, som ellers ville være nødvendigt for at opretholde en komplet SDK, og implementeringen reduceres væsentligt takket være den metode, der bruger en instruktion præcis (IA) processor model i CodAL til SDK generation og en cyklus nøjagtig model til implementering.
Ny funktionalitet og funktioner til den ottende generations værktøjssuite omfatter support til en LLVM debugger og OpenOCB, Studio / CodeSpace integrerede udviklingsmiljøer (IDE'er) baseret på Eclipse Oxygen og flere interaktive konsoller og forbedringer af testsuperne og verifikation for at understøtte brugerdefineret RISC -V udvidelser.
Virksomheden introducerede også 64-bit Bk7-processor og tilføjede til Bk-familien. Den har en syv-trins pipeline med grenforudsigelse, valgfri fuldminnehåndteringsenhed (MMU) med virtuel adresseringsunderstøttelse til operativsystemer som Linux, populære RISC-V standardudvidelser og industristandard eksterne grænseflader.
Det er virksomhedens højeste ydeevne processor til dato og kan tilpasses til udviklere at tilføje instruktioner, registre eller grænseflader.
Studio 8 og Bk7-processoren er generelt tilgængelige i 1. kvartal 2019, med øjeblikkelig adgang til udvalgte kunder.
Microchip meddelte, at det tilføjer, hvad det mener at være industriens første RISC-V SoC FPGA arkitektur til sit Mi-V økosystem. FPGA'erne kombinerer Microsemiconductor PolarFire FPGA'er og et mikroprocessorsubsystem baseret på RISC-V ISA.
Før topmødet, den Linux Foundation meddelte sit samarbejde med RISC-V Foundation for at fremskynde open source udvikling og vedtagelse af RISC-V ISA.